


FEDERAL UNIVERSITY
OF SANTA CATARINA

Laboratório 1:
Introdução ao Quartus II e emulador FPGA

EEL5105 – Circuitos e Técnicas Digitais

EEL5105 – Circuitos e Técnicas Digitais

- **Avaliação:**



Objetivos

- Apresentar as ferramentas utilizadas nas aulas de laboratório:

  - **Kit DE2-SoC / FPGA Altera Cyclone II: EP2C35F672C6 ;**
  - **Kit DE1-SoC / FPGA Altera Cyclone V: 5CSEMA5F31C6N;**
  - **Emulador FPGAEmuWeb - http://fpgaemu.sites.ufsc.br**
  - **Software Quartus II.**

- Conhecer as entradas e saídas digitais usadas na placa DE1-SoC ou DE2-Soc.


Introdução ao Laboratório 1

Introdução ao Laboratório 1

- **Ferramentas Utilizadas:**


  - Software **Quartus II** (Projeto)
  - Software **ModelSim** (Simulação)
  - Linguagem **VHDL**
  - Emulador online






Introdução ao Laboratório 1


- **Plataformas**:
  - Kit **DE2-SoC**
    - **FPGA** Altera/Intel
    - Cyclone II EP2C35F672C6
  - Kit **DE1-SoC**
    - **FPGA** Altera/Intel
      Cyclone V 5CSEMA5F31C6N.






Introdução ao Laboratório 1

- **FPGA**: *field-programmable gate array*
  - Estrutura interna (**simplificada**):



Introdução ao Laboratório 1

- **FPGA**: *field-programmable gate array*
  - Deve ser configurado para executar função desejada:



Introdução ao Laboratório 1

- **FPGA** - *field-programmable gate array:*

- *Possui unidades lógicas que devem ser configuradas para executar dada atividade.*

- Pode executar várias atividades em paralelo (uma vez que cada atividade é executada por diferentes unidades lógicas do circuito integrado). Maior dificuldade de projetar; melhor desempenho.

  - https://www.youtube.com/watch?v=8POZhFHxBLs

Introdução ao Laboratório 1

- Linguagem **VHDL**
  - ***V****ery-High-Speed Integrated-Circuit* ***H****ardware* ***D****escription* ***L****anguage*
  - Uma das principais **linguagens de descrição de hardware**. (**Atenção: não é linguagem de programação!**)
  - É a linguagem que usaremos para fazer a **síntese** de circuitos em FPGAs ou nos emuladores.
  - **Atenção**: iremos descrever arquiteturas de hardware, o que é **diferente de programação de código de execução sequencial**. Cada **trecho de código** VHDL descreve **parte de um circuito**.


Observação

Mais informações sobre a linguagem de descrição de Hardware (VHDL - VHSIC Hardware Description Language) serão dadas ao longo do curso.

Nesta aula, usaremos um modelo de arquivo VHDL pronto para focar no uso de entradas e saídas da placa DE1-SoC ou DE2-SoC.

Introdução ao Laboratório 1


•No **DE1-SoC, DE2-SoC**, os pinos do **FPGA** estão ligados em **chaves**, **botões**, **leds**, **displays de 7 segmentos e outros**, permitindo que estímulos sejam enviados ao **FPGA** e saídas sejam observadas de diferentes formas.



•Mais informações:
http://de2-soc.terasic.com


Introdução ao Laboratório 1

- No **DE1-SoC** e DE2-SoC, os pinos do **FPGA** estão ligados em **chaves**, **botões**, **leds**, **displays de 7 segmentos e outros**, permitindo que estímulos sejam enviados ao **FPGA** e saídas sejam observadas de diferentes formas. A figura em questão é do DE1.




Introdução ao Laboratório 1

- Exemplos no kit **DE2**:
  - **Displays de 7-seg**
  - **Botões**
  - **Leds**
  - **Chaves liga/desliga**




Introdução ao Laboratório 1

- **Ferramentas**:
  - **Emulador** de plataformas de desenvolvimento versão web (**FPGAEmuWeb**): https://fpgaemu.sites.ufsc.br/login



Introdução ao Laboratório 1

- Exemplos no **Emulador Web**:
  - **Displays de 7-seg**
  - **Botões**
  - **Leds**
  - **Chaves liga/desliga**



EEL5105 – Circuitos e Técnicas Digitais

Tarefa

Tarefa

- **Passo 1**: Crie um projeto com o nome “circuito1”. Escreva as linhas de código VHDL mostradas abaixo (devem ser salvas no arquivo “circuito1.vhd” - disponível no Moodle). Compilar e testar.

circuito1.vhd

```
1  library IEEE;
2  use IEEE.Std_Logic_1164.all;
3
4
5  entity circuito1 is
6  port (
7  LEDR: out std_logic_vector(9 downto 0)
8  );
9  end circuito1;
10
11
12 architecture arc_circuito1 of circuito1 is
13 begin
14
15 LEDR(9) <= '1';
16 LEDR(8) <= '0';
17 LEDR(7) <= '1';
18
19 end arc_circuito1;
20
21
```


Tarefa


- **Passo 2**: Crie um novo projeto com o nome “circuito2”. Escreva as linhas de código VHDL mostradas abaixo (devem ser salvas no arquivo “circuito2.vhd” -- disponível no Moodle). Compilar e testar.

circuito2.vhd


```
1  library IEEE;
2  use IEEE.Std_Logic_1164.all;
3
4
5  entity circuito2 is
6  port (
7  SW:   in    std_logic_vector(9 downto 0);
8  LEDR: out   std_logic_vector(9 downto 0)
9  );
10 end circuito2;
11
12
13 architecture arc_circuito2 of circuito2 is
14 begin
15
16 LEDR(9) <= SW(9);
17 LEDR(8) <= SW(8);
18 LEDR(7) <= SW(7);
19
20 end arc_circuito2;
21
```


Para escrita no display





1	1	1	1	0	0	1	1






Tarefa


- **Passo 3**: Crie um novo projeto com o nome “circuito2”. Escreva seu nome usando os 6 displays de 7-segmentos (modelo em “circuito3.vhd”).

circuito3.vhd

```
1  library IEEE;
2  use IEEE.Std_Logic_1164.all;
3
4
5  entity circuito3 is
6  port (
7   HEX5: out   std_logic_vector(6 downto 0);
8   HEX4: out   std_logic_vector(6 downto 0);
9   HEX3: out   std_logic_vector(6 downto 0);
10  HEX2: out   std_logic_vector(6 downto 0);
11  HEX1: out   std_logic_vector(6 downto 0);
12  HEX0: out   std_logic_vector(6 downto 0)
13 );
14 end circuito3;
15
16
17 architecture arc_circuito3 of circuito3 is
18 begin
19
20  -- Mostra a letra t no display HEX0
21  HEX5(6) <='0';    --ligado
22  HEX5(5) <='0';    --ligado
23  HEX5(4) <='0';    --ligado
24  HEX5(3) <='0';    --ligado
25  HEX5(2) <='1';    --desligado
26  HEX5(1) <='1';    --desligado
27  HEX5(0) <='1';    --desligado
28
29  -- Completar para os outros displays HEX4, HEX3 ... HEX0
30
31  end arc_circuito3;
```




Exemplo



- A figura abaixo ilustra dois modos possíveis para o acionamento de cada segmento do display **HEX2**: palavra ou bit a bit .

```
-- Mostra número 1:
HEX2 <= "1111001";
```

```
-- Mostra número 1,
-- outra opção:
HEX2(0) <= '1';
HEX2(1) <= '0';
HEX2(2) <= '0';
HEX2(3) <= '1';
HEX2(4) <= '1';
HEX2(5) <= '1';
HEX2(6) <= '1';
```



Tarefa

Para abrir o Quartus.

- **DE1**: Abra um terminal e digite os seguintes comandos:
```
config15
quartus &
```

- **DE2**: Abra um terminal e digite os seguintes comandos:
```
config13
quartus &
```

Note que o menu **File** tem opções diferentes para o Quartus project (**New Project**, **Open Project**, **Close Project**, **Save Project**) e para os arquivos (**New**, **Open**, **Close**, **Save**)

OBS: Quando definir o nomes de pastas, projeto ou arquivos, nunca use caracteres especiais, nem **espaços**, **ç** ou **acentos**.

Seja organizado, salve seu "Quartus project" em uma pasta dentro do Desktop (já seja no seu computador ou no computador do laboratório acessado remotamente).

Tarefa

- **Passo 4**: Criar projeto no **Quartus II**


  - Acessar **File -> New Project Wizard** e criar um projeto com as seguintes características:
    - **Pasta**: Escolher pasta com o nome da turma e com o nome da prática atual dentro do ***Desktop***
    - **Sugestão de nome do Projeto**: **circuito3**
    - **Tipo**: *Empty Project*
    - Em ***Add Files***, não adicionar nenhum arquivo
    - Demais opções deixar como padrão

Tarefa


- **Passo 5**: Criar arquivo do tipo **VHDL** dentro do projeto

  - No **Quartus II**, acessar
    File -> New -> Design Files -> VHDL File
    e o arquivo "***Vhdl1.vhd***" será criado
  - Em seguida, clique em **File -> Save As** e salve seu arquivo com algum nome desejado (sugestão: "***circuito3.vhd***").
  - Com seu arquivo aberto, clique em
    Project -> Set As Top Level Entity
    para que o arquivo criado se torne o principal do projeto.

Escolher a pasta e nome do projeto




Selecionar o dispositivo alvo (FPGA)



Importar arquivo que seleciona pinos de entrada


- **Assignments -> Import Assigments (procurar no Moodle e usar o arquivo *pinos.qsf*)**



- **Com isso, os pinos do FPGA serão associados às entradas declarada na *entity* do VHDL**

Tarefa


- **Passo 6**: Compilar o projeto.
  - Clique então em **Processing -> Start Compilation** para fazer a síntese do seu projeto



  - Verifique que não possui erros. A ideia dessa aula é se familiarizar com o Quartus e com o processo de compilação e verificação de erros.

Tarefa

Passo 7: Com o kit **DE2** ligado à tomada e ao computador, acesse **Tools -> Programmer** no **Quartus** para gravar seu projeto



Tarefa

- Com o **Programmer** aberto:
  1. Clique em 

.

     – Caso **Auto Detect** esteja desativado (

 ), clique em 

e selecione **USB-Blaster** como hardware a ser utilizado.


  - A seguir, clique com o **botão da direita** do mouse no **único elemento** da lista de dispositivos e escolha ***Change File***



  - Selecione o arquivo com extensão **.sof** da pasta **output_files**
  - Marque a caixa **Program/Configure** e clique em 


Erros comuns

Erros comuns



12007 Top-level desing entity "<name>" is undefined.

Este problema acontece quando o nome da entidade do arquivo que você quer rodar é diferente do dado inicialmente na definição do projeto. Para resolver basta estar com seu arquivo aberto e na barra superior do quartus clicar em project > Set as top-level entity e compilar o projeto novamente.




10482 VHDL error at nomedoarquivo.vhd(linha): object "std_logic_vector" is used but not declared.

Este erro acontece quando as bibliotecas padrões básicas para se fazer um arquivo em VHDL não foram adicionadas. Para arrumar basta adicionar o seguinte no início do arquivo:

library IEEE;

use IEEE.Std_Logic_1164.all;



10500 VHDL syntax error at nomedoarquivo.vhd(linha) near text ""; expecting ";"

Este erro sinaliza que está faltando um ponto e vírgula no fim de alguma instrução. Para saber onde basta ver qual linha o erro sinaliza entre parênteses. Ex. Circuito1.vhd(17), o erro estará próximo a linha 17.

Erros comuns

```
10500 VHDL syntax error at circuito2.vhd(14) near text "LEDR";  expecting "begin", or a declaration statement
```

10500 VHDL syntax error at nomedoarquivo.vhd(linha) near text ""; expecting "begin" or a declaration statement.

Este problema acontece quando não se inicia a arquitetura do arquivo. Para corrigir basta adicionar *begin* na linha abaixo da declaração da arquitetura "architecture <nomearc> of <nomeentidade> is":

```
10396 VHDL syntax error at circuito2.vhd(18): name used in construct must match previously specified name "arc_circuito2"
```

10396 VHDL syntax error at nomedoarquivo.vhd(linha): name used in construct must match previously specified name "<nomedaentidadeouarc>".

Este problema acontece quando o nome com que a arquitetura ou a entidade são fechadas é diferente do que elas foram declaradas. As palavras de cada uma das imagens abaixo devem sempre ser iguais.

```
entity circuitol is
port (
LEDR: out std_logic_vector(9 downto 0)
);
end circuitol;
```

```
architecture arc_circuitol of circuitol is
begin

end arc_circuitol;
```

```
10517 VHDL type mismatch error at circuitol.vhd(15): std_ulogic type does not match integer literal
```

10517 VHDL type mismatch error at nomedoarquivo.vhd(linha): std_ulogic type does not match integer integral.

Esse erro acontece quando se esquece as aspas simples para representar um bit. Ex.: LEDR(9) <= 0; está errado, o correto seria LEDR(9) <= '0';

Erros comuns

10482 VHDL error at entidade.vhd(11): object "c" is used but not declared

10482 VHDL error at nomedoarquivo.vhd(linha): Object <entradaousaída> is used but not declared

Este erro sinaliza que a entrada ou saída usada não foi declarada na declaração de portas da entidade.

No exemplo abaixo, uma das saídas de C recebeu um bit mas C não foi declarado como porta de saída da entidade.

```
entity entidade is
port (A: in std_logic_vector(3 downto 0);
      B: out std_logic_vector(4 downto 0));
end entidade;

architecture arch of entidade is
begin
   c(3) <= '1';
```

Erros comuns

10334 VHDL error at circuito2.vhd(12): entity "circito2" is used but not declared

10334 VHDL error at nomedoarquivo.vhd(linha): entity "<nome>" is used but not declared.

Este erro sinaliza que o nome da entidade usado na arquitetura está diferente do nome da entidade declarada. As 3 palavras circuladas abaixo devem ser iguais

```
entity circuitol is
port (
LEDR: out std_logic_vector(9 downto 0)
);
end circuitol;

architecture arc_circuitol of circuitol is
```

10500 VHDL syntax error at circuito2.vhd(9) near text ")"; expecting an identifier, or "constant", or "file", or "signal", or "variable"

10500 VHDL syntax error at nomedoarquivo.vhd(linha) near text ""; expecting an identifier, or "constant, or "file", or "signal", or "variable"

Na declaração de portas da entidade (port) o ; funciona como um separador, logo a última porta declarada não deve ter ; no final já que depois dela não vem nenhuma outra declaração. Resumindo, o ; circulado abaixo não deveria existir.

```
5  entity circuito2 is
6  port (
7    SW:   in    std_logic_vector(9 downto 0);
8    LEDR: out   std_logic_vector(9 downto 0);
9  );
10   end circuito2;
```